の日本図料井庁(JP)・

の特許出頭公開

母公開特許公報(A)

昭63-239676

(....

@Int_CI_4

anz9 厅内整理番号

砂公局 昭和63年(1988)10月5日

G 11 C 11/34

362

G-8522-5B

等査請求 未請求 発明の数 1 (全14頁)

母発明の名称 半海体記憶装置

到特 图 昭62-71428

❷出 顧 昭62(1987)3月27日

砂路 明 者

東京都界協市今井2325番地 株式会社日立製作所デバイス 開発センタ内

人 題 出砂 株式会社日立製作所 東京都千代田区神田袋河台4丁目6番地

弁理士 小川 勝男 3代 理 人

外1名 .

1. 杂页の名称

丰英体配性以及

1. ノモリアレイモ征成する世間のデータ雄を介 してパランルに出力される復数の扱う出しアータ **を受け外容から頂始されるクロックは号に従って** シリアルに出力する直並列兵換替路と、上記直立 対文技図路のシリアル出力動作を期間するタイト ング研切製品を含み、上記シリアル出力動作を貸 **始するタイミングが外部から仏社される経路制御 ・** ほりによって起路されてから上記シリアル出力員 作を開始するまでの上記クロック信号のナイクル 以を存足することによって任意に改定しうるもの であることを特徴とする早等体記憶質量。

1. 上記タイリング間内部等は、上記起動制御は 号に同周して外部から供給される上記サイクル以 を取り込み上記クロック位号に従ってカウントグ ウンプるカウンタ質路と、上記カウンタ経路の出 力は子が全ビット論理。0.になることを検出し

シリアル出力動作を行うための内部クロック位号 を形成するタイ しング発生経路を含むものである ことを特徴とする特許技术の疑問が1項記載のギ

モリてあり、上記ナイタル数はランダム・アクセ・ ス・オート畑の選款のデータ入力端子を介して供 始されるものであることを特徴とする分許は求の 包围部1項又は第1項記載の車導体記憶講座。

1. 最男の肝経な以男

(企業上の料用分野)

この及項は、年本体記は技能に関するもので、 例えば、ランダエ入出力収集とシリアル入出力器 生をわわせ持つ哲像処理用のデュアル・ボート・ ノモリに利用して特に有効な住前に関するもので 88.

(逆点のほ所)

1988年 (現氏は空間が平をCRT (現氏は空)の音 両上に夏示させるための弦像用フレートパッファ・

持南昭63-239676(2)

and the second s

行の1986年3月24日付7日祖エレタトロュ
クス,の243第一264第に記載されている。
上記に記載されるアップル・ボート・メモリに
は、記世アータモ1ヒ、ト又は設ヒット単位で入
出力するためのラングム・アクセス・ボートと、
足位データモメモリアレイのワード選集はでシリ
アルに入出力するためのシリアル・アクセス・ボートが成けられる。

(見男が最終しようとする問題点)

G.

このようなデュアル・ボート・ノモリには、おり回に示すように、外部から込めされる対象化やとして、ロウアドレスストローブ化号で入る及びライトイネーブルは号吸送のほかに、別えばアータを送替物化サロアノロジ、ショアル出力対象はサ30を及びシリアルクロックは号ならが設けられる。アコアル・ボート・ノモリにおいて送る由しデータをジャンリアル自力時か行われる統み由しデータを送せ、「ビモードは、ロウアドレスストローブは号を入るがのイレベルからロッレベルに変化された時点で、

カラムアドレスストロープロサで入る及びライト イネーブルは今世をかハイレベルであり、テータ 伝送契約は9DT/OEがロクレベルであること によって質別される。このとき、ロクアドレズス トロープは今尺入るの立ち下がりに同意してほう 出しを行うワードはのアドレスAXが外部均子A 0~人!に供給され、選択されたフード位に結合 されるノモリセルからのほみ出しは号が対応する データ頃に建立される。また、ロクフドレススト ローブはサ京人でにヤや送れてロクレベルとされ るカラムアドレスストロープは号CASの立ち下 がりに同期してシリアル出力する完成カラムアド レス人Yが外部粒子AG~AIに供給される。モ の後アータを送明音は号の丁/OEがハイレベル に異されることによって、各デーナ技にパテレル に出力されたほう出しデータモシリアル・アクセ ス・ボートのデータレジスタに伝送するためのタ イミングロティハが形成されるとともに、シテア プルクロックは与ろなに同なして形式されるティミ ングは与りにに従ってアーテレジスタに伝送され

た病しいシリアルデータ((AX・AY)以降の データ)の出力動作が開始される。

アータ伝送前部成号ロアノロBを一旦ロウレベ ルとした後、ハイレベルに戻してシリアル自力動 作をは始させるタイミングは、このデュアル・ボ ート・ノモリを認動する外部のノモリ可能冒険に 投けられ水平資素位配を計算するためのカウンタ 冠幕の出力は今をモニターすることによって対容 ~ される。ナなわち、デュアル・ポート・ノモリの 1フードはに結合される/モリセルの疎み出しデ ークの出力が終わりに正ずいた呼点でデュアル・ ピート・メモリの耳及びが行われ、気しいマード ほのノモリセルのほみ白しアータが対応するアー **ヶ根に出力される。その後、ノモリ製御目路のカ** ・クング四路の計数後が最日選択されたフード級に は合されるノモリセルからの様み出しデータのシ リアル出力処庁の末尾を示す途となり、シリアル クロック位号SCがロクレベルとなる甲間を見計 ラって、アータ伝送料Bはサロマノロをがハイレ ベルに見され、折しく選択されたフードはに結合

されるメモリセルからのほう出しアーナがアーナ レクスタに伝送され、シリアル出力負化が開始される。これにより、CRTのアットレートに同居 したリアルタイムなデータ伝送が行われる。

しかしながら、ディスプレイ技術が武器し、高 材料のCRTが開発されることによって、異余デ .ーナがシリアル田力されるアットレートが再送化 しておたため、データ伝送対解はサロ丁ノロビを シリアルクロックは与SCに同盟して立ち上げる ことが困難となってもた。すなわち、データ伝説 製御は今りて/02をハイレベルに質すタイミン ダは、武法のように、メモリ製御哲學のカウンタ 以降の出力はサモモニターすることで決定される。 したかって、シリアルクロックは与ろじによって カウンタ製路が参議する近延時間とその出力は早 をマコー Fしてモニターする再以降回が、シリア ルクロックは与3℃の接越に比較して相対的に大 8(なると、データ伝送報DはGDT/OEモジ サアルクロック選号 S Cに同期して立う上げるこ とが国界となるものである。このため、第4句に

対局間 63-239676 (-3)

点取で示すように、データ伝送物の個サロープで でとシリアルクロックは今SCとの時間関係が発 合でもず、特にデータ伝送網のはサロアノローの 立ち上がりがシリアルクロックは今SCの立ち上 がりに遅れることによって、新しく選択されたフード頃には合きれるメモリモルからの扱う出しデ ータモデータレグスタに転送するためのタイミン が取りまけが減くなる。これにより、シリアルデータを送過作が不安定なものとなり、要求関係が 品れてしまうは風となる。

この兄男の目的は、シリアルデータ伝送動作の 安定化を図ったデュアル・ボート・ノモリギのギ 本体記位装記を促集することにある。

この発列のは記ならびにその他の目的と呼吸なり 特徴は、この男は多の記述をよび続付認面から別 らかになるであるう。

(問題点を解決するための手段)

本原において開来される実施的のうち代表的な ものの必要を簡単に取引すれば、下足の送うであ る。ずなわち、デュアル・ボート・/キリのデー チェュキにおいて、ストロレデータのアータレジ スタへの反送場件を開始するタイミングをデータ を送すイクル尼島は伝送場件を開始するまでの間 のクロックは号のテイクル段を作定することによって任室に及定で8るようにするものである。 (作 周)

上空手段によれば、テュアル・ボート・ノモリのアータを送換作を移動する時点においてノモリ制御目降のカウンク製造の計段はに従ってを送換作を開始するクロックは号位置を任生に復定することができ、またデュアル・ボート・ノモリ内に致けられるカウントダウン関のカウンク製造によりクロックは号に同期したを認動作を行うことができるため、表示データのを送動作の文定化を図ったデュアル・ボート・ノモリギの単等体に促装限を実現であるものである。

(疾斑斑)

31回には、この鬼気が洒用されたデュアル・ ポート・ノギリの一変異例のブロック部が示され ている。 pigの今日歌ブロックは、公知の単導体

製品回路の製造技術によって、特に制限されないが、 奉助品グリコンのような 1 選の半導体基底上において到底される。

この実施術のデュブル・ポート・メモリには、 4ピッチ単位でアクセスされディナミック型RA Mモ革本は成とするテンダム・アクセス・ボート と、フード改単位で記憶データのシリアル入出力 を行うシリアル・アクセス・ポートが及けられる。 ~これにより、デュアル・ポート・ノモリは、一連 のシリアル人出力品作を行いながら円時にランダ ム・アクセス・ポートのアクセスを行うことを可 ほにしている。また、特に異似されないが、テン グム・アクセス・ボートに含まれるランダム人出 力目降RIOにはテスク選挙等を行うための論理 選撃回路が改けられ、この処理選挙回路を製造す るための経典制御官略 F Cが设けられる。 論理法 | 耳目間には追望様や論理物等の各種の漢葉方法が 周思され、どの演算を行うかは対数信号の特定の 基か合わせにおいてアドレスは9周外部型子A 8 ~A3千分して入力される決策コードによって指

Rens.

クリアル・アクセス・ポートには、シリアル人 出力国語SIOが良けられ、選売4つのシリアル 入出力四子SIO1~SIO4を介して、4つの メモリアレイに対応する記憶タータが同時にシリアルに入出力される。また、改算コードの特定の 扱う合わせにおいて、4つのメモリアレイから出 力される扱み出しデータをシリアル入出力過子3 101を介して交互に出力するいわゆる×1ビッ +は恋のメモリとして使用することもである。

デュアル・ポート・ノモリには、外部の装置から、造水のダイナリック型RAMで用いられるロウアドレスストローブ信号 RA3。カラムアドレスストローブ信号 CA3及びライトイネーブル信号 WE 中の前回信号の体、出力利用及びランデム・フクセス・ポートとシリアル・アクセス・ポートとシリアル・アクセス・ポートとの間のデータに送料的に用いられるデータに送射的信号 DT/OEと、シリアル・アクセス・ポートの人出力切り換え料のに対いられるシリアルカカ対回に号 302及びシリアル人出力時にお

祖國昭63-239676(4)

いて何期は号として思いられるシリアルクロック は号3Cが入力される。

この実施例のデュアル・ボート・ノモリのランダム・アクセス・ボートには、特に対応されないが、くつのノモリアレイM一人RY1一M一人RY4が設けられ、それぞれのノモリアレイに対応してセンスアンプSA1一SA4、カラムスイッナCSWI—CSW4が設けられる。また、ノモリアレイM一人RY1で共通に、ランダム・アクセス・ボート周カラムアドレスデコーダRCD及びロクアドレスデコーダス Dが設けられる。これらのアドレスデコーダは、車等体器版上のノモリアレイの配度に応じて、収效値及けられることもある。第1回には、ノモリアレイM—人RY1とその周辺経路が例示的に示されている。

第1回において、ノモリアレイド-ARY1は、 同図の登画方向に配置されるホ+1ホのフードは と、同図の水平方向に配置されるホ+1銀の根が データ投入びこれらのフードはと用以データはの 交点に配置される (m + 1) × (a + 1) 図の/ モリセルにより目点される。

ノモリアレイ以一人RYIを提成するダイナリック型メモリセルは、領報資明用キャベンタとアドレス選択用MOSPETにより提成される。科一の行に足扱される。4.1回のノモリセルのファレス選択用MOSPETのゲートは、対応するワードはには合される。3フードはには合される。3フードはは、さらにロッフドレスデコーダアDに符合され、エフドレスはサムエリートとはが変更、TPマスの

ロウアドレスデコーダ 兄りは、ロウアドレスペアファス人口目から供給される相談内部アドレスは 写ュュローシェレ (ここで、例えば外部から供給されるスアドレスは 写 A X 0 と同様の内部アドレスは 写 B x 20 と逆様の内部アドレスは 写 B x 20 と逆様の内部アドレスは 写 C X 7 ドレスは 写 A X 0 ー A X 1 に 下足立される一本のファドは そ 沼 X 0 ー A X 1 に 下足立される一本のファドレス

スアコーダ月りによる:フード故の選択動作は、タイミング可加軽路下にから供給されるワード改選 次ダイミングは毎々まに従って行われる。

ロクアドレスパッファRADBは、アドレスマ ルチプレクサムメメから供給されるロクフドレズ 位号を受け、相接内部アドレス選号<u>キェの~ま</u>ま ** しを形成して、ロケアドレスデコーダRDに供給 する。この実施例のダイナしック型RAMでは、 -ロクフドレスを設定するためのXTドレス信号A 2.0~人×1 ヒカラムアアレスを指定するための アプドレスはサムソリームソーは、同一の外がは 子A0一AIを介して呼分割されて供給されるい 力ゆるアドレスマルナブレクス方式をはっている。 したがって、外部から対型は号として供給される ・ロクアドレスストローブ値号RASの立ち下がり に同時してメナドレスは子AX0~AXIが、ま たカラムアドレスストローブは号でASの立う下 がうに同期してYTFレスはサAY8~AYLが それぞれ外郎娘子A0~Alに供給される。 さら に、この実施例のダイナしック型RAMには、メ

モリセルの記憶データを示定の周期内に扱う出し ・再音を込みするための自動リフレッシュモード が及けられ、この自動リフレッシュモードにおい てリフレッシュすべるフード故を指定するための リフレッシュアドレスカウンタREFCが设けっ

特別昭 63-239676 (5)

600

されるリフレッシュアドレスは号にエリーにより を選択する。

同様のように、メアドレスは今人×0~人×1 はロウアドレスストローブは今京人3の立ち下が りに同時して外部加手人0~人1に保給されるた め、ロウアドレスペッファR人DBによるロウア ドレスは今の取り込みは、タイミングは田間は下 Cにおいてロウアドレスストローブは今京人3の エラ下がりを接出して野瓜されるタイミングは今 チャに従って行われる。

一方、ノモリアレイ以一ARY1の円一の列に 配置されるノモリセルのアドレス選択用外のSF と下のドレインは、対応する相様データはに結合 される。ノモリアレイ以一ARY1の各相様デー 夕頃は、その一方において、カラムスイッチCS W1の対応するスイッチMOSFETに結合され、 さらに選択的に相様表達データはCD1(ここで、 地域共進データ場の声圧をは早位CD1及び反応 は号はCD1をあわせて相様表達データはCD0 のように変す、以下同じ)に依続される。

カラ上アドレスペッファ C 人口 B は、タイミッグ 対 20 B は で C においてカラ上アドレスストロープ は 守 C 入 3 の立ち下がり を検出して 20 成される 対応するは 4・c に 足って、 外 2 場子 人 0 ~ 人 1 を介して 5 歳 2 九 5 ソフドレスは 5 人 7 0 ~ 6 ソファレスは 5 人 7 0 ~ 6 ファイス・ボート 日カラムアドレスアコーグ R C D に で 10 け さ 5 。

ノモリアレイM-ARY1の各物はデータはは、 その処方において、センスアンプSA1の別応す る単位図路には合され、さらにシリアル・アクセ ス・オートのデータレジスタDR1の別応する集 位図路には合される。

センスアンプミス I の各単位目的は、交換的域される二つのではのミインパーナ四路からなるチッチを七の高本限収とする。これらのセンスアンプ単位回路は、タイミング研算日降すてから以降されるタイミングはテトルによって身が状態とされ、タノモリモルから対応する相談アータ地に出

カラムスィッチで3wiは、それぞれ対応する相様データはには合される。・1分のスイッチMの3PBTによって根皮される。これらのスイッチMのSFETの倍方の選子は、相様表词データ根を保護する声反症を今後でDi又は反症に今後でDiに表頭には合される。これにより、コラムスイッチで3wiは。・1位の相様データと兵適相様データはCDiとそ辺収的に関係させる。カラムスイッチでSwiそほぼする各対の二つのスイッチの3PBTのゲートはそれぞれの造だされ、ランダム・アクセス・ボート周カラムアドレスデコーダRCDによって形成されるデータ道環に等がそれぞれ保護される。

ランダム・アクセス・ボート成カラ人アドレス デコーダ R C D は、カラムアドレスパッファ C A D B から保持される物種内部アドレスは9-10 ~ 1 ドモデコードし、タイミング制助四部下で から保持されるデータ環境タイミングは949で に従って、上記データは選択は9年形成し、カラ ムスイッチで5世1~c5単4に保持する。

力される欧小説み由しは号を増替し、ハイレベル ノロクレベルの1包は号とする。

ソフドレスはサムソの一AYIに存定される相様データはが選択的に提供される相様共温データは はCDIは、テンダム・アクセス・ボート用入出 力国内RIOには合される。このテングム・アク セス・ボート用入出力回路RIOには、ノモリア レイM-ARYI~M-ARYIC対応して受け される相様共温データはCDI~CDIが同様に は合される。

ランデム人出力国路 R 1.0 に、デュアル・ボート・ノモリのランダム・アクセス・ボート する込み 動作モードにおいて、ティミング時間国路 T C から保設されるタイミング信号 4 mによって動作 はごとされ、人出力選子 101~104を介して お助の製設から保助される事を込みデータを相様 野る込みは号とし、根籍夫型データはCOI~C D 4 に伝達する。また、デュアル・ボート・ノモ リのランダム・アクセス・ボート 決みむし動作モードにおいて、ティミング関節国路 T C から保助

投票報63-239676 (6)

されるチャ(ングは与チャマによって動作は知とされ、何様夫選データはCOI~COIを全分しては 遠されるノモリモルの議み出し1位信号をさらに 増幅し、入出力増子IOI~IOIから退出する。 さっに、このラングム入出力野路RIOには、仲 に対策されないが、リード・モディファイ・ライ ト組出を用いて、メモリモルからほみ出したデー チと入力データとの間では、の技なモ行い再次等 き込むための地理決率目降が使けられる。この地 理論には、ラスタ数等等の処理を行うため の各種の数等セードが用まされる。

Ġ

 C_{i}

١.

公理済気自動の済体モードは、根壁製の目略 P Cによって作定される。機能製の目のP Cは、外部組子A 0 ~ A 3 を介して供給される済なコードを保持するためのレジスチと、その資家コードをデコードしは健康が国内の済体モードを選択、潜足するためのデコーダを含む。決策コードは、カラムアドレスストローブは号 C A 3 がロウアドレスストローブは号 R A 3 に欠立ってロウレベルとされ、同時にライトイネーブルの号 W E がロウレ

ベルとされるほみ合わせにおいて、外部伸子入り 一人3を介してアップル・ボート・ノモリに供給 される。また、次第コードの特定の組み合わせは、 は試するシリアル人出力目費310の出力をいわ ゆる×1ピットは成とするための内部研究は等。 っとして深いられる。

データ入出力用外部場子Iの1~104には、 は返するように、デュアル・ボート・プマリのシ リアル読み出し急作中~Fにおいて、最高はシリ アル出力動作を開始するまでの間のシリアルクロ ック信号3 Cのサイクル数が入力される。これに より、この実践例のデュアル・ボート・プマリは、 起路はシリアル出力動作を開始するタイミングを 任意に改定することがであ、高速ドットレートに 対応して知い周期とされるシリアルカコラ行を 行うことがである。デーク入出力用外部場子Iの 1~1~4に入力されるテイクル数は、内部は导 i。1~1~4として、タイミング料算器因子に に返られる。

一方、この実践例のデュアル・ボート・ノモリのシリアル・アクセス・ボートは、各メモリアレイの相様データはに対応して設けられる。十1ビットのデータレジスタDRIーDRIと、データセレクタDSLIーDSLIA及びこれらのもつのデータレジスタとデータセレクタに共通に設けられるボインタアNT。シリアル・アクセス・ボート用カラムアドレスデコーダ3CD及びシリアルー人出力関係3IOによってほばされる。なお、ボインタアNT及びシリアル・アクセス・ボート用カラムアドレスデコーダ3CDは、半導体施設上におけるメモリアレイの配置の関係で改数回及けられることもある。

データレグスクロRIは、ノモリアレイM-A RVIの各相様データはに対応して及けられるデータテッチ度のま・I殴のフリップフロップを含む。これらのフリップフロップの入山カノードと 対応する相様データはの本氏を思りは及び気を成 号雄の間には、データを透用のスイッチ以口SF ETがそれぞれ及けられ、そのゲートにはタイト ング制数自降下Cからデータに返用のタイミング 位号をはが供給される。

データレジスナロR1のおピットは、さらにデータセレクチDSL1の対応するスイッチMのS PETに結合される。データセレクチDSL1は、 上温のカラ人スイッチCSWIと同様な情感とされ、データレジスチDR1のおピットとシリアル 人出刀用相似共通データはCD31も選択的に始 続する。デーチセレクチDSL1のお別のスイッ ナMOSFETのゲートはそれぞれ共進地続され、 ポインタPNTからレジスチ選択信号が供給され

ポインタドNTは、シリアル・アクセス・ボートだカランフドレスデコーグ3CDによって作定されるシリアル負作関始ビットを保持するラッナ 回路(ポインタラッテ)と、a・1ビットのシフトレジスタ及びこれらの間に改けられるNチャンネルMの3F2Tからなるスイッチ目的とにより 関収される。シフトレジスチの最終ビットの由力 端子》・は七の先頭ビットの入力硝子には合され

新聞昭63-239676 (7)

る。また、これらのスイッチ以OSPBTのゲートには、上記タイミングは今ゃのが共進に供給される。 ポインタアNTのシフトレジスタは、デルアル・ボート・メモリのシリアル人内力モードにおいて、タイミング間の別なすでから供給されるシフトクロック用タイミングは今ゃっに従って、ループ状のシフト負券を行う。ポインタラッチ的降に保持された選択は号は、タイミングは号ょれがハイレベルとされることによって、シフトレジスタの担意はとして供給される。

ンサアル・アクセス・ボート用カラムアドレス アコーダSCDは、カラムアドレスパッファCA DDから(関される組織内部アドレスは号ェアの ーショトをゲコードし、ソアドレスは号よアの一 人YIで設定されるシワアル人内力の免職ビット に対応するボインタアNTのピットのみを論理。 i * とする。すなわち、シリアル人内力モードに おいては、Xアドレスは号AXの一 スソトにはのなるには、Xアドレスは号AXの一 AYIによってシリアル人内力をつき先級のカ

以上のことから、テュアル・ボート・メモリの シリアル扱み出し動作モードにおいて、メモリア レイM-ARY1のロ・1 週の相称アータはから、 出力されるロナルビットの読み出しアータは、タ イミング yellがハイレベルとされることによって

データレジステDR1に取り込まれる。 口吁によ インテアドTでは、テイミングは号 faiのハイレー ベルによってダインタラッナに保持される道沢は **今がシフトレジスタに初期似として転送される。** 扱う出しテータは、メインタPNTから次々に送 られるレジスタ選択位号に使って、シリアル入山 力用相様共選アータはCDSIを会してシリアル 人也刀団珠SIOに送られる。一方、デュアル・ ー ポート・メモリのシリアル書き込み動作モードに おいて、シリアル入出刀雄子SIOIからシリア ル入均力経路310を介してシリアルに入力され る子の込みデータは、ピインテアNTから吹ゃに 送られるレジステ選択は号に従って、デーテレジ ステDR1の対応するピットに収入入力される。 データレジスクロR1に保持された子の込みデー ナは、ナイミングクロがハイレベルとされること によって、メモリアレイM-ARY1の選択され たフードはに結合される=+1日のノモリヒルに 一変に有る込まれる。

・シリアル人出力型は5~0は、シリアル人出力

用相様夫法データ様CDSI~CDSI及びシリ プル人出力選子 S 1 O 1 - S 1 O 4 に対応して改 けられるもつのメインアンアとデータ入力パッフ ァ及びデータ出力パッファモまむ。シリアル入出 力意語SIOのデータ出力パッファは、デュアル ・ポート・メモリの抗み出しデータを送モードに おいて、タイリング製御四路TCから仏崎される ナイしングは9 forのハイレベルによって動作状 題とされ、対応するシリアル入出力用相様共識デ ーチ坦CDS1~GOS(モ介して出力され対応 するメインアンプによって母娘されるほう出しア ータを、シリアル人出力端子SIOI-SIO4 から外部の装置に出力する。また、シリアル入出 カ日四3100テータ入力パッファは、デュアル ・ポート・メモリのシリフル昔る込み気がモード において、ティリング制御目鼻でにから供給され るタイミング伝导!smのハイレベルによって動作 状態とされ、対応するシリアル人出力母子5 8 0 1-5101モ介して外部の協関から込給される #8込みデータを相様符8込み信号とし、対応す

អ្នកនេះ 63-239676 (8)

るシリアル人田力用相談共立アータはCDS1一 CDS4に伝達する。シリアル人田力目的SIO の記憶データにおけるシリアル人田力動作は、タ イミング製図目降下でにおいて外部から保険される シリアルタロックは写るでももとに形成される タイミングは写りでに使って行われる。

. . .

Page 19

この実践例のデュアル・ダート・ノモリでは、 連帯シリアル人出力目降5 1 0のシリアル出力は 号は、上足のように(つのシリアル人出力 20千3 1 0 1 ~ 5 1 0 4 を介して 4 ピット同時に出力される。しかし、さらに2世で登の大きなシリアル メモリを実質したい場合、このデュアル・ボート・ノモリを、4 つのノモリアレイ以ー A R Y 1 ~ メームR Y 4 から出力される説み出しデータを一つのシリアル人出力選手を介してシリアルに出力 するいわゆる x 1 ピット接点のメモリとして だいることができる。この場合、同途のように、ランダム人出力目降 R 1 0 のは反演 x 回路の 次 3 キャードを試加するための資 x コードの はみ 合わるため つが、シリアル出力を x 1 ピット接点とするため の内部調如は今。」とされる。シリアル人出力思路310は、過級到和四階PCから供給とれる内部別は今。」がハイレベルになると、も細のシリアル人出力用相ば失渡データほどの31~20 とも全してそれぞれシリアルに出力される議会出しアータを、シリアル人出力対路310内に設けられるマルナプレクテによって超太辺にし、一つのシリアル人出力はアンドではの弦響に出力する。このシリアル出力は、タイミング対路路は下でから供給されるタイミングは90 を定にって行われるため、4つのシリアル入出力 端子3101~3104によって同時にミピットのシリアル出力が行われる場合の含人出力はデータレートと同じデータレートとなる。

タイミング制数日路では、外部から可能の号として保助されるロクアドレスストローブは号で入る。 オ AS。 オラムアドレスストローブは号で入る。 ラ イトイネーブル信号WE、データ伝送到間信号 D アノのE及びシリアル出力制御は号 S O E によっ て、上記さばのタイミングは号を形成し、各国路

に供給する。また、外部から供給されるシリアル クロック値号5 Cにより、シリアル人出力負作を 円質化するためのタイミングは号々を形成し、 シリアル人出力質略510に供給する。

各対策に与が返当な扱み合わせとされることで、 テュアル・ポート・メモリの動作を一ドが特定さ れる。例えば、まずロクアアレスストローブ信号 RASがロウレベルとなり、扱いてカラムアアレ スストロープは号であるがロクレベルとなる時点 でディトイネーブル位号翼目がハイレベルである と、選案のランダム・アクセス・ポートの扱み出 し動作モードとされる。ロクアドレスストローブ ほ号RASがロクレベルとなり、扱いてカラムT Fレスストローブは号でABがロクレベルとなる ほ点でライトイネーブルは9 VEがロクレベルで ある場合、誰名のランデム・アクセス・ポートの 事を込み恐作モードあるいは漢葉書を込み動作モ ードとされる。さらに、ロクフドレスストローブ は今RASの立ち下がう月点でライトイネーブル は今WEがハイレベルであうテーナ伝送製御は子

DT/OEがロクレベルの場合、ノキリアレイの 扱み出しアータモアータレクスタロR1~ロR 4 に転送しいわゆるシリアル扱み出しを行うための 扱み出しアータ転送モーアとされる。

司法のように、この実施例のデュアル・ポート ・ノモリの残み出しデータ伝送モードでは、立り ファレスストローブは午RASのロクレベルへの . 立ち下がりに関系して、データ人由力用外の場子 101-104に尺数は次のシリアルはみ出しデ ーナのアーナ伝送路作を開始するまでのシリアル クロックは号SCのテイダル欧が指定される。こ のため、ティミング制御哲略TCには、デーテ入 出力場子!01~104を介して入力されるティ クル数を取り込み、シリアルクロックは号S Cに 使ってカウントグウンするためのカウンテ日降に TRが殴けられる。 各データ地に出力されたほみ 出しデータは、タイミング製御四路TCのタクン **∮日覧にておの計取扱が"0 "となることによっ** て刃広されるタイミングは与りがによってデータ レジスタDRI一DRIに伝送され、さらにタイ

計同昭63-239676 (日)

○かラシリアル人出力相子3101~3:04を 介して外部に出力される。

次に、タイミング製造型路ででは、ロウアドレ スストローブはサRASの立ち下かり耳点でデー タ伝送可仰はサ<u>ロマノロビ</u>とともにライトイユー ブルは今世をロウレベルでもりかつシリアル人 出力可数に与302がハイレベルの場合は、デュ ・フル・ポート・メモリモシリアルでき込み勤作を ードとし、シリアル入出力端子3101~310 4 モ分して供給されるシリアル番の込みデータが データングスタDR1~DRLに入力される。ま た、ロクアアレスストロープ信号RASの立ち下 かり時点でデータを記録象はサDT/OEととも にライトイネーブル保号VEがロクレベルであり カつシリアル人由力料製は4302がロクレベル の場合は、平の込みデータ伝送セードとされ、伝 送用タイミング信号 441が形成される。これによ ク、データンジスタ DRIY-DRIの伝送用スイ ・ッチHOSFBTがオン世界とされて、上記シケ

アル昔る込み動作モードによってアータレツスタ DRIーDR(にセットされた事の込みデータが ノモリアレイの選択されたフードはには合される ・・しどットのメモリセルに一声に入力される。 アェアル・ボート・メモリロシリアル・アクセス ・ポートを思いたシリアル書き込み負担は、上記 のシリアル中の込み動作セードを実行した後、苦 き込みデータ伝送モードを扱み合力セで実行する ことだよって、異項される。

一方、ロクフドレスストローブは号RASの立 ち下がりに先立って、カラムアドレスストロープ 母子で入るがハイレベルからロクレベルに見たス れる場合、いわゆるCASピフェフRASリフレ ッシュモードとされる。また、ロクアドレススト ロープ信号RASの立ち下かり時点でタイトイネ ープルは号VBがロウレベルであると、漢案モー 『改定サイクルとされ、 外口選子人 0 ~ 人 3 モ分 して保険される技术コードが抵抗制御習路PC内 のレジスクに取り込まれる。

上記波耳モード改定サイクルを比く各動作モー

『たおいては、ロクアドレスストローブ佐年京人 予の立ち下がりに問題して、ワードはを指定する ためのXアドレス哲学AXO~AXIが外部選子 A O ~ A I に供給され、またカラムファレスが必じ 要な動作モードにおいては、カテムアソレススト ロープロサCASの立ち下がうに同期して、相談 データ性を指定するためのYTPレスは写AYG ~AY¹が外部選子A0~A1に供給される。

一気1回には、外1回のデュナル・ポート・ノモ りにおけるテイリング製造製造TCの一部の一支 连例の区路図が示されている。

前述のように、この実施例のデュアル・ポート ・ノモリでは、デーテ入出力用外部編子101~ 101を介して、ロクナドレスストロープ信号R A3がロクレベルとなりデュアル・ボート・ノモ りが必動されてから終み出しデータのデータ伝送 動作が開始されるまでのジリアルクロックは与5 でのナイクル数がる盗臭承により役足される。こ れらのナイクル鉄は、内部アーター・しゃしゃし としてタイしング制御国路下でのカウンテ製路で、一子に頂始される。ナンドゲート録録NAC1の体

TRの対応するピットに风始される。

タランチ登録でTRには、ティミング制御日路 TC内に及けられる他のティミング発生経路から、 ロクフドレスストロープ世子RASの立ち下かり に回算してお坊されるタイ・ミングは分々のおはぬ される。また、同国のタイミング制御母路TC丹 で形成される砂造塔のタイミングは守りにすが係ね Aha.

カウンタ図路CTRの各ピットの反転出力は号 こしーこまは、アンドゲート日日人で101つの 入力量子にそれぞれ入力される。アンドゲート質 路AGIの出力は手ェ tir Oは、カウンテ目降で TROEE出力保存CI-CIMT~TINE 0 。丁なわちカランテ目路CTRの計及値が"O" てあるともハイレベルとされる。

プンドゲート国際ACIの出力は今にしずOは ナンアゲート語四NAG1の一方の入力過子にあ 始されるとともに、インパーク目為NJにより反 伝され、アンドゲート国語AGIの一方の入力場

計局報63-239676 (10)

方の人力は子には、ロウアドレスストローブは今 AASのハイレベルからのクレベルへの立ち下が うにおいて、カラムアドレスストローブ世号で入 3及びライトイネーブルは号WEがハイレベルと されかつアータには世界のサロデノロア州のカレ ベルとされることでセットされる悶柔されないフ リップフロップの出力は5・1 mが、返当な遅延 手段(例えば呉敦伽のインパーク回路)Dモ介し て気迫される。つまり、このフリップフロップの **歯力は与すてまは、デュアル・ボート・メモリの** ほう出しデータ配法ナイクルを頂下するためのモ ードは与として思いられる。これによう。ナンド ゲート国路NAGIの出力は写住、アンアゲート 目的ACIの出力は今cirgとモードは牛or ロボハイレベルである時にロクレベルとなる。ナ ンドゲート目降NAG1の出力は与は、一方にお いて、選当な正廷手及Dによって正廷されさらに「 インパーダ目降NIによって基礎されたは、ノア 、ゲート意味NOGIの一方の入力場子に入力され る。また、ナンドゲート日路NAG1の出方位号

は、ほ方において、そのままノアゲート日降NOGIの作方の入力均子に入力される。ノアゲート日降NOGIの出力信号は、タイミングは号を412としてポインタアNTに保持される。つまり、このタイミングは号を412、モード信号。「中がハイレベルとされるデュアル・ボート・メモリのほうカロデータ反送モードにおいて、アンドゲート日降人GIの自力は号でも「リガハイレベルとされるとも、所定の期間だけ一時的にハイレベルとされるとのとなる。

一万、アンドゲート製器人の2の他方の人力協 子には、インパッチ目録と1及びドミを介してシ リアルクロックは与ちにが供給される。これによ リ、アンドゲート図路人の2の出力信号は、アン ドゲート図路人の1の出力は号。ロックレ ベルてインパーチ目路ドコの出力は号がハイレベ ルナなわちカウンチ回路に丁Rの計数値が"6" でなく、シリアルクロックは号さらがハイレベル であるときに、ハイレベルとなる。つまり、アン ドゲート目路人の1の出力は号は、カクンチ図路

CTRの計算はが、0°に達するまでカウンタ目 路CTRモカウントダウンさせるための多速用タ イミング信号もcpとなる。また、インパータ窓路 N1及びN2年返ったシリアルタロック信号SC は、タイミング信号もcとなる。

•)

男1 別には、男く図のタイミング等調目以下に を含むアップル・ボート・ノモリのほみ出しデー タを近モードにおける動作を成別するための一案 境内のタイミング図が示されている。この頃によ り、この変現例のデッアル・ボート・ノモリのほ み出し転送モードの概要を成別する。

思り図において、このデュアル・ボート・ノモリは、ロウアドレスストローブは号 RA3がハイレベルからロウレベルに変化されることによって RBされる。このロウアドレスストローブ信号 RA3の立ち下がりに先立って、カラムアドレスストローブで号でAS及びライトイユーブルほ号 WEがハイレベルとされ、データに近対即は号 DT / OEがロウレベルとされる。また、外部椰子Aロース1にはフード後を指定するためのメアドレ

スはサイスの一人ストが供給され、データ人の力 対外回域子101~104にはロウブドレススト ローブは写RASの立ち下がりからほみ出しデー タのシリアル山力気作を図路するまでのシリアル クロックは写るにのナイタル氏にトィッが供給される。

このナイクル数でしては、アップル・ボート・ノモリの内部に及けられるノモリ朝田国路に含まれてTRの水平省工位型を朝田するためのカウンク団路の計放はに従って設定される。すなわち、
しつード協分の扱み出しデータの某尾ピットに対応する計数値をNIとし、ロウアドレスストロープは写取るSを立ち下げる時点での計数値をN2とするとも、ナイクル数でしてはな

まます。
まままれた
として求められる。このサイクル及をもままは、
以上の式を選及し、かつデュアル・ボート・人を
サのランダム・アクセス・ボートにおいて扱う出
しデータが確立されるまでの母母を超える問題で、

HM8163-239676 (11)

ロウアドレスストローブは今RASの立ち下がりにやや選れて、カラ上アドレスストローブは今でASがハイレベルからロクレベルに変化される。このカラ上アドレスストローブは今で人Sの立ち下がりに先立って、外部ガテムの一人には、シリアル出力動作において先頭に出力するべるアータはのフドレスがソアドレスに今AYの~AYiとして負給される。ロクアドレスストローブは今RAS。カラ上アドレスストローブは今RAS。カラムアドレスストローブは今下人で、カラムアドレスストローブは今下人で、カラムアドレスストローブは今下人で、カラムアドレスストローブは今下人で、カラムアドレスストローブは今下人で、カラムアドレスストローブは明正のでは、カラムアドレスストローブは明正のでは、カラムアドレスストローがははが、の、となりシフアル出力動作が認めされた後、ハイレベルに戻される。

デュアル・ポート・ノモリでは、ロウアドレス
ストロープは号RASの立ち下がりによって、X
アドレスは号AXの一AXIがロウアドレスパッファ RAD Bに取り込まれ、フード取の選択動作が行われる。また、ロウアドレスストローブは号
RASの立ち下がりによってモードは号・マニが
ハイレベルにされるとともにタイミングは号ャcs

が形成され、データ人出力及外部端子10 L-1
0 (に保持されるナイタル強にして、がカウンタ
日路で下Rに取り込まれる。これにより、カウン
ク日路でTRの出力は、0 で以外の改進となり、
思1四のアンドゲート日路人で1の出力は今で、1
RAC1の出力は今のマクレベルにより、アーションの出力は今のペイレベルにより、アーションのようなのとなったのかないではからカウンタ目路で1つの方面によって、マウンドゲート日路人で1つ出力は今では、このタイ(ング
信号をいの立ち下がりによって、取り込まれたティクル故にして、1 から、0 でに向かってカウント

カウンタ四路にTRによるシリアルクロックは 今3にのカウントダウンが行われている間に、ア スアル・ポート・メモリではフード級の選択込む が終了し、選択されたフードはに近合される。*** し関のメモリセルからの扱み出しデータがそれだ。 九対応する相様データは上には立される。また、***

カラエアドレスストローブ信号で入るの立ち下が りによって、Yアドレス信号AYの一AYIが取 り込まれ、グラアル・アクセス・ポート用カラA アドレスデコーダSDCによるデータは返収動作 が同的される。このグリアル・アクセス・ポート 用カラAアドレスデコーダSCDによるデコード 処理が終了するタイしンダで、タイミング信号の yaが形成され、ポインタドNTのYアドレス信号 AYの一AYIに対応するピットに論理・1・が セットされる。

カウンチ四路でTRによるカウントダウンが返 み、その計数域が「0°になると、アンドゲート 四路人に1の出力は号で1で0がハイレベルとさ れる。これにより、まずインバーク四路N3の出 力は号がロウレベルとなり、カウンチ四路CTR の歩流用タイミングは号からは停止される。また、 タイミングは号をもが形成され、各データ線に限 立されたほう出しデータがアータレジスタDR1 一DR4に転送される。また、チイミングは号か ***・シリアル入出力回路310のデータ出力パ ッファロのBを開設するシリアル出力関係は多等 のBに同期して形成される。

タイミング信号をいなのペイレベルにより、シリアル人出力婦子SIOI〜SIOIはハイインピーダンス状態HIからYアドレス信号AYO一AYIによって信定される先端アドレスの観み出しアータに応じたレベルとされる。これにより、ほみ由しデータの出力負許が開始される。

タイミング制図はは下では、モードは号。ドースはアンドゲートははACIのは力は号をしたののペイレベルによって、シリアルクロックは号 5 CC同別したシフトボタイミングは号をくが形成され、シリアル入出力図路3 L O及びダインタ P N Tに以始される。これにより、シリアル・アクセス・ダート別カラムアドレスアコーグ3 C D の選択的庁によりポインタP N 下の Y T アレスは 号人 Y 0 ー人 Y 1 に対応するピットにセットされ、データレジスタ D R 1 ー D R 4 に保持された議分出しデータが、シリアル人出力周相将表演データは

特局昭63-239676 (12)

CDS1一CDS4及びシリアル人出力目的31 のを介してシリアル人出力略子3101-310 もに出力される。チイリングは今々。によるピイ ンタアNTのシフト酸では、タイリングは今のの クレベルからハイレベルへの立ち上がりに同知し で行われる。また、ピインタアNTにおいて、タ イリングは今々。の先回ベルスは包含され、先双 データの出力時間が取扱される。

タイミングロチャでによるほか肉しデータのシリアル出力的なが違う、東瓜の扱み由しデータの出力が終了すると、シリアル出力対容に与30gがハイレベルに反される。このシリアル出力対象は呼る0gのイレベルによって、モーアは今・アーがロウレベルとされ、シリアル出力用のタイミングは今ゃいがシリアルクロックに与3cの立ち上がりに同話してロウレベルとされる。これにより、アッアル・ボート・ノモリのシリアル出力的存は伊止され、シリアル人出力場子5101~5101は

以上のように、この女法例のデュアル・ボート

・ノモリでは、ほみ出しアータ伝送モードにおい て、ロクアドレスストロープは今日入了の立ち下 がうに同以して、ロウアドレスストローデは号で ASの立ろ下がりからほみ出しアーナのシリアル 出力操作を開始するまでの間のシリアルクロック は95Cのナイクル族ctraが指定される。こ のナイクを見らしまえは、ナイミング気息の成丁 Cに致けられるカクンテ目語CTRに効用セット され、カケントダウンが行われる。カウンチ語器 CTRCよるカウントダウンが終了し、その計段 はが°0°になった特点で、ほみ出しデータのシ 9アル由力動作が開始される。このため、外部に 及けられるCTRが芥類型化され、夏承データの チットレートが奔沿に英速化されているにもかか カップ、シリアルクロック世号SCとCTROス キャンタイミングに従来に同葉してデュアル・オ ート・メモリのシリアが出力動作が行われ、必要 した皇家首車を得ることができるものである。

以上の本実施例に示されるように、この発明を 西位処理用ノモリとして用いられるデュアル・4

ート・ノモリギの単導体配位装置に透成した場合、 次のような効果が得られる。すなわら、

•

ロデュアル・ボート・ノモリの切み広しデータセ 送モードにおいて、起動可能の中に向抗して、名 最後から終み出しデータのシリアル出力負担をは 増するまての間のシリアルクロックは年のテイク A. 数を消定し、ナイミング制御四路TCに及けら れるオウンテ8ほによってカウントダウンするこ とて、シリアルクロックは号に阿閦し安定したナ イミングで汲み出しデータのシリアル出力気作を 高齢することがてきるという効果が得られる。 四上兄の頃により、井田に及けられるCTRが声 **福司化され、兵泳データのドットレートが弃るに** 再退化されているにもかかわらず、シリアルクロ ックに与SC及びCTRのスキャンタイミングに 位次に同気して汲み出しデータのサアルティエ伝 送を行うことができ、父定した表示美国を得るこ とがてらるという効果が好られる。

以上本交別をによってなされた発明を実施的に 基づる具体的に成別したが、この発明に上記実施

例に限定されるものではなく。その見なを洗剤し ない何間では~夏里可能であることはいうまでも ない。例えば、鬼1回のタイミング両回路降下で ては、カウンタ目降CTRモカウントダウンする ことによってタイミング受合を行っているが、外 好から供給されるシサアルクロックは呼らにのブ イクル数モリナミをレグスタに保持するとともに カウンタ哲院CTRモカウントアップさせ、カク ング回路CTRの治力とレジスタにセットされる ライクル性にして 1 とが一致したと8にシリアル 出力負作を認始させるようにしてもよい。また、 サイクル数 c l r s をデコードし、対达及けられ るシフトレジスタの対応するピットに協理。1 * モセットした後、シラアルクロックは守ちCによ ってシプトレジスタモシフトさせ、この油度で1 * が活定の位置にほしたことによってシリアル出 力動作を開始させる方法もよい。この質能機では、 サイクル数にもままもロクアドレスストロープは 48人5の立ち下がりに同期して切めしているが、

カラムアドレスストロープ世号CASの立ち下が

羽間昭63-239676(13)-

うに同類してほねするものであってもよい。 さらに、第1回のアニアル・ボート・メモリは、一つのメモリアレイによりほ母されるものであってもよいし、ランダム・アクセス・ボートの入出力日 毎月10に加速以下日間を投けないなど、そのブロックは成中期間は午のほう合わせ等、はその実践があるものである。

以上の以外では至として本発明がによってなされた発明をその弁別となった利用分野であるデュアル・ポート・ノモリにご用した場合について以外したが、それに展定されるものではなく、例えばシリアル人山力成協を持つ後の各種のアルチ・ポート・ノモリにも西周できる。本発明は、少なくともそのシリアル出力負許が外部から負給される調査は今及びクロックは呼によって対象される。本準体記憶装置には適用できる。

(公別の公共)

本題において選示される発列のうち代叉的なものによって得られる効果を蓄単に以明すれば、次のとおりである。 すなわち、デュアル・ボート・

男18は、男18のデュアル・ポート・ノモリ における基み出しテータに送モードの一天発明を 示すタイミング器。

数(図は、この名列に完立って学習及列を挙が 図取したデッアル・ボート・メモリのほか出しデ ータを送モードを示すタイモング目である。

TC・・・タイミングが問題的、CTR・・・ カウンチ目的、AGI〜AGI・・・アンドゲー ト目的、MAGI・・・ナンドゲート回路、NI ーNi・・・インパータ目は。

M - A R Y 1 ・・・ A モリアレイ、S A 1 ・・・・センスアンプ、C S W 1 ・・・カラムスイッチ、R C D ・・・ランダム・アクセス・ボート周カラムアドレスデコーダ、S C D ・・・シリアル・アクセス・ボート周カラムアドレスデコーダ、R A ・・・ロウアドレスベッファ、A M X ・・・ファレスマルチブレクマ、C A D B ・・・カラムアドレスペッファ、R C P C・・・リフレッシュアドレスカウンク、D R 1・・・データセレクタ、P N T ・・・ボ

ノキリの試み出しアーチを送せードにおいて、名 島してから試み出しアーチのアーチを送向すそ日 始するまでの間のシリアルクロッチは今のマイクル 政を指定し、タイミング知道知識するに設けられるカウンチ 西野によってカウント デウンすることで、シリアルクロックは今に口がではみ出しアーチのシリアル出力 島 ほそれることがでも、スポアーチのドットレートが高速化されることがかわらず、シリアルクロックは今及びですのスキャンタイミングに同期した 援み出しアータのリアルチイエ を送を行うことがでも、又定した東京重度をはることができるものである。


4. 図面の図単収設男

野1回は、この角別が当用されたデュアル・ポート・メモリのケイミング製部包含の一部の一葉 注剤を示す目及間、


多1回は、第1回のティミング列目的はそなむ デュアル・ボート・ブモリの一次境内を示すプロフク間。


インタ、R10・・・ランダム・アクセス・ボート月入出力図数、FC・・・・ 研定製取回数、31 0・・・シリフル・アクセス・ボート月入出力容


刊同昭63-239676 (14)



6.







(19) Japanese Patent Office (JP)

(11) Patent Application Publication

(12) Laid-Open Patent Publication (A) Sho 63-239676

(51) Int. CL. Ide

Identification Code

Office File No.

(43) Publication: October 5, 1988

G11C 11/34

362

G-8522-5B

Examination request: Not requested

No. of inventions: I

(Total of 14 pages)

(54) Title of the Invention: Semiconductor memory device

(21) Patent Application: Sho 62-71428

(22) Application: March 27, 1987

(72) Inventor: Yasunori [N.B. Other readings of first name possible.]Yamaguchi e/o Hitachi, Ltd., Device Development Center

2326 Imai, Oume-shi, Tokyo

(71) Applicant: Hitachi, Ltd.

. 4-6 Kanda-surugadai, Chiyoda-ku, Tokyo

(74) Agent: Patent agent Masao [N.B. Other readings of first name possible.] Ogawa and one other

Specifications

1. Title of the invention

Semiconductor memory device

- 2. Claims
 - 1. A semiconductor memory device comprising:

a serial-parallel conversion circuit that receives a plurality of read data that is parallelly output over a plurality of data lines constituting a memory array and provides a serial output in accordance with a clock signal from an external source; and

a timing control circuit that controls the serial output operation of the aforesaid serialparallel conversion circuit; and

characterized by:

the timing for starting the aforesaid serial output operation being set at will by specifying the number of cycles of the aforementioned clock signal required between activation by an activation control signal from an external source and the start of the aforementioned serial output operation.

- A semiconductor memory device described in claim 1 characterized by the aforesaid timing control circuit comprising:
 - a counter circuit that obtains the aforesaid number of cycles from an external source in synchrony with the aforementioned activation control signal and then performs a count-down operation in accordance with the aforementioned clock signal; and a timing generation circuit which, upon detection of logical "0" for all bits in the output signal of the aforementioned counter circuit, creates an internal clock signal that is used for a serial output operation.
- 3. A semiconductor memory device described in claim 1 or claim 2 characterized by:
 the aforementioned semiconductor memory device being a dual port memory; and
 the aforementioned number of cycles being provided over a plurality of data
 input/output terminals for random access port use.

3.Detailed description of the invention

Field of industrial use

The present invention relates to semiconductor memory devices and in particular to an art that is effective, for example, when used with a dual port memory that is used for image processing and possessing both a random input/output function and a serial input/output function.

Prior art

Ç.

A description of a frame buffer memory used with images to display characters, graphics, etc. on a CRT (cathode ray tube) screen is found, for example, in pages 243 through 264 of "Nikkei Electronics" dated March 24, 1986 published by Nikkei McGraw-Hill.

The dual port memory described in the aforesaid literature is provided with a random access port that is used for the input and output of memory data in one-bit units or several-bit units, and a serial access port that is used for the serial input and output of memory data in units of word lines in a memory array.

Problems to be solved with the present invention

As Fig. 4 shows, a dual port memory such as the above is provided with, as external control signals, row address strobe signal RAS, column address strobe signal CAS and write enable signal WE and additionally, for example, data transfer control signal DT/OE, serial output control signal SOE and serial clock signal SC. With a dual port memory, the read data transfer mode – where the read data is serially output – is recognized when the levels of the column address strobe signal CAS and write enable signal WE are high and the level of the data transfer control signal DT/OE is low when the level of the row address strobe signal RAS changes from high to low. At this time, the

3

A ST. LOWER THE PROPERTY OF

address AX of the word line to be read is provided to external terminals A0 through Ai in synchrony with the level of the row address strobe signal RAS rising to high, and the read signals from the memory cells that are connected to the selected word line are set up in the data lines. Also, in synchrony with the level of the column address strobe signal CAS falling to low which occurs with a slight delay following the level of the row address strobe signal RAS becoming low, the address AY of the first column that is to be serially output is supplied to external terminals A0 through Ai.

Thereafter, when the level of the data transfer control signal DT/OE is set back to high, timing signal odt is generated — the timing signal odt is used to transfer to the data register of the serial access port the read data that had been parallelly output to each of the data lines — and, along with that, an output operation is begun for the new serial data (data following (AX-AY)) that had been transferred to the data register in accordance with the timing signal oc which is generated in synchrony with the serial clock signal SC.

After the level of the data transfer control signal DT/OE is once set to low, the serial output operation begins when the level returns to high. The timing for this is controlled by monitoring the output signal of a counter circuit which counts the horizontal pixel location and which is provided in an external memory control circuit that drives the said dual port memory. To explain, when the output of the read data in the memory cells that are connected to one word line in a dual port memory is near completion, the dual port memory is reactivated and the read data in the memory cells of the new word line is output to the corresponding data lines. Thereafter, the level of the data transfer control signal

DT/OE is returned to high while monitoring when the level of the serial clock signal SC becomes low which happens when the value of the counter circuit in the memory control circuit shows the end of the serial output operation for the read data from the memory cells connected to the preceding word line that had been selected. This then causes the read data in the memory cells that are connected to the newly selected word line to be transferred to the data register and initiates a serial output operation. This allows a real time data transfer in synchrony with the CRT's dot rate.

However, improvements in display technology have resulted in the development of high-resolution CRTs which have increased the dot rate that determines the rate at which display data is serially output. This has resulted in a difficulty in maintaining a synchrony between the rising of the level of the data transfer control signal $\overline{DT/OE}$ and the serial clock signal SC. To explain, as described earlier, the timing for returning the level of the data transfer control signal $\overline{DT/OE}$ to high is determined by monitoring the output signal of the counter circuit in the memory control circuit. This means that as the delay time involved in advancing the counter circuit using the serial clock signal SC, and the delay time involved in decoding and monitoring the output signal from the counter circuit begin to increase relative to the period of the serial clock signal SC, raising the level of the data transfer control signal $\overline{DT/OE}$ in synchrony with the serial clock signal SC becomes difficult. As the dotted line in Fig. 4 shows, this results in a timing mismatch between the data transfer control signal $\overline{DT/OE}$ and the serial clock signal SC, and in particular, a delay in the level of the data transfer control signal $\overline{DT/OE}$ rising with respect to the rise in the level of the serial clock signal SC. This

then results in shortening the duration of the timing signal odt which is used for transferring to the data register the read data from the memory cells that are connected to the newly selected word line. This results in an unstable serial data transfer operation and a disruption of the displayed images.

It is the object of the present invention to provide a semiconductor memory device such as a dual port memory with a stable serial data transfer operation.

The aforementioned object and other objects of the present invention and its new features will become apparent from the description in the specification and the anached figures.

Means for solving the problems

The following is a brief description of an overview of a representative embodiment among the embodiments disclosed in the present application. To explain, during data transfer in a dual port memory, the timing for starting the transfer of data to the data register is set at will by specifying the number of clock signal cycles required between the activation of the data transfer cycle and the initiation of the transfer operation.

Operation

When the data transfer operation is about to start in a dual port memory, the aforesaid means allows the clock signal position where the data transfer operation is to begin to be specified at will in accordance with the counter value of a counter circuit in a memory control circuit. Furthermore, since a count-down counter circuit provided within a dual port memory is used to perform the transfer operation in synchrony with a clock signal, a semiconductor memory device such as a dual port

memory with a stabilized display data transfer operation is realized.

Embodiments

Fig. 2 shows a block diagram of one embodiment of a dual port memory where the present invention is applied. The respective circuit blocks shown in the said figure are typically formed on, although not restricted to, a single semiconductor substrate such as a single crystal silicon using semiconductor integrated circuit fabrication technology of the public domain.

The dual port memory of this embodiment is provided with a random access port that is accessed in units of 4 bits and whose basic structural element is a dynamic RAM, and a serial access port where memory data is serially input and output in units of a word line. This allows the dual port memory to engage in a series of serial input/output operations simultaneous with accesses made to the random access port. Also, although not restricted by this, a random input/output circuit RIO that is included in the random access port is provided with a logical operation circuit for performing raster operations, etc. A function control circuit that controls the said logical operation circuit is also provided. The logical operation circuit is provided with various operation functions such as logical multiplication and logical addition, and which operation to perform is specified with a [logical] operation code which is specified by particular combinations of the control signals which are input through external terminals A0 through A3 for the address signals.

The serial access port is provided with a serial input/output circuit SIO. Ordinarily, memory data corresponding to four memory arrays are simultaneously and serially input and output through four serial input/output terminals SIOI through SIO4. However, a specific combination of [logical] operation codes can be used to specify the use as a memory with a x1 bit configuration wherein read

data that are output from the four memory arrays are alternately output from input/output terminal SIO1.

From an external device, in addition to row address strobe signal RAS, column address strobe signal CAS, write enable signal WE and other control signals which are used in ordinary dynamic RAMs, the dual port memory is provided with data transfer control signal DT/OE which is used for output control and for controlling the data transfer between the random access port and the serial access port, the serial output control signal SOE which is used for controlling the switching between input and output operations by the serial access port, and the serial clock signal SC which is used as a synchronization signal during serial input and output operations.

Although not restricted by this, this embodiment of the dual port memory is provided with four memory arrays, M-ARY1 through M-ARY4, and sense amplifiers SA1 through SA4 and column switches CSW1 through CSW4 which correspond to the respective memory arrays. A column address decoder RCD and a row address decoder RD, common to memory arrays M-ARY1 through M-ARY4, are also provided. A plurality of such address decoders may be provided depending on the arrangement of the memory arrays on a semiconductor substrate. Fig. 2 shows memory array M-ARY1 and its peripheral circuitry for illustration purposes.

In Fig. 2, memory array M-ARY1 comprises (m + 1) word lines that are arranged in a direction perpendicular to the said figure, (n + 1) sets of complementary data lines arranged in a direction horizontal with the said figure, and $(m + 1) \times (n + 1)$ pieces of memory cells which are located at the intersections of the said word lines and complementary data lines.

The dynamic memory cells which configure the memory array M-ARY1 are constructed of capacitors for data storage and MOSFETs for address selection. The gates of the MOSFETs for address selection for the (n + 1) pieces of memory cells that are arranged along the same row are connected to the corresponding word line. Each word line is furthermore connected to the row address decoder RD so that one word line that is specified by the X address signal AXO through AXI is specified and selected.

. }

The row address decoder RD decodes the complementary internal address signals ax0 through axi (here the internal address signal, for example, ax0 with the same phase and the internal address signal ax0 with the opposite phase as the X address signal AX0 that is supplied from an external source are collectively represented as complementary internal address signal ax0; the same convention is used hereinafter) that are supplied by row address buffer RADB, selects one word line that is specified by the X address signals AX0 through AXi and sets the selection state level to high. The selection operation of a word line by the row address decoder RD is performed in accordance with the word line selection timing signal ax that is supplied by the timing control circuit TC.

The row address buffer RADB receives the row address signal from address multiplexer AMX, forms complementary internal address signals ax0 through axi and supplies the signals to the row address decoder RD. The dynamic RAM of this embodiment uses the so-called address multiplex method wherein the X address signals AX0 through AXi which specify the row address and the Y address signals AY0 through AYi which specify the column address are time-division multiplexed and supplied through the same external terminals A0 through Ai. The X address signals AX0 through AXi which are supplied from an external source as control signals are fed to external terminals A0

9

.....

through Ai in synchrony with the level of the row address strobe signal RAS falling, and the Y address signals AY0 through AYi which are supplied from an external source as control signals are fed to external terminals A0 through Ai in synchrony with the level of the column address strobe signal

CAS falling. Furthermore, the dynamic RAM of this embodiment is provided with an automatic refresh mode wherein data stored in the memory cells are read and rewritten using a prescribed period. Therefore, a refresh address counter REFC is provided to specify the word line to be refreshed in the automatic refresh mode.

(<u>)</u>

In accordance with the timing signal oref which is provided by the timing control circuit TC, the address multiplexer AMX selects the X address signals AX0 through AXi that are supplied via external terminals A0 through Ai and the refresh address signals cx0 through cxi supplied by refresh address counter REFC and transfers the signals to row address buffer RADB as row address signals. To explain, when the level of the timing signal oref is low meaning an ordinary memory access mode, the address multiplexer AMX selects the X address signals AX0 through AXi that are supplied by an external device via external terminals A0 through Ai; when the level of the timing signal oref is high meaning an automatic refresh mode, the address multiplexer AMX selects the refresh address signals cx0 through cxi that are supplied by the refresh address counter REFC.

As afore-described, since the X address signals AX0 through AXi are supplied to external terminals A0 through Ai in synchrony with the falling level of the row address strobe signal RAS, the row address signals are obtained by the row address buffer RADB in accordance with the timing signal par which is generated by the timing control circuit TC by detecting the falling level of the row

address strobe signal RAS.

The drains of the MOSFET's used for selecting the addresses of the memory cells that are formed along the same column in memory array M-ARY1 are connected to the corresponding complementary data line. One end of each complementary data line in memory array M-ARY1 is connected to the corresponding switch MOSFET of the column switch CSW1 and, furthermore, is selectively connected to the complementary common data line CD1 (here the noninverting signal line CD1 and inverting signal line CD1 of the complementary common data line are collectively represented as complementary common data line CD0; the same convention is used hereinafter.).

The column switch CSW1 comprises (n + 1) pairs of switch MOSFETs which are connected to their corresponding complementary data lines. The other ends of these switch MOSFETs are commonly connected to the noninverting signal line CD1 or inverting signal line CD1 which constitute the complementary common data line. This allows the column switch CSW1 to selectively connect (n + 1) sets of complementary data with common complementary data line CD1. The gates of the two switch MOSFETs in each pair which constitute the column switch CSW1 are commonly connected and are provided with the data line selection signal which is created by the column address decoder RCD for the random access port.

The column address decoder RCD for the random access port decodes the complementary internal address signals ayo through ayi that are supplied by the column address buffer CADB, and, in accordance with the data line selection timing signal pyr supplied by the timing control circuit TC, forms the aforementioned data line selection signal which is then supplied to column switches CSW1

through CSW4.

The timing control circuit TC detects the falling level of the column address strobe signal

CAS and generates the corresponding signal cac. In accordance with the signal cac, the column
address buffer CADB receives and holds the Y address signals AY0 through AYi supplied through
external terminals A0 through Ai and forms the complementary internal address signals ay0 through
ayi which are then supplied to the column address decoder RCD for the random access port.

The other ends of each complementary data lines in memory array M-ARYI are connected to the corresponding unit circuits of sense amplifier SAI and furthermore to the corresponding unit circuits of data register DRI of the serial access port.

Latches comprising two cross-connected CMOS inverter circuits are used as the basic structural elements of the unit circuits in sense amplifier SA1. Each of the said sense amplifier unit circuits is set in the operation mode by the timing signal pa which is supplied by the timing control circuit TC, amplifies the micro-signals that are read from a memory cell and output to its corresponding complementary data line, and forms a binary signal with a high level or a low level.

The complementary common data line CD1 to which the complementary data line that is specified by the Y address signals AY0 through AYi is selectively connected is connected to the input/output circuit RIO for the random access port. Complementary common data lines CD2 through CD4 which are provided corresponding to memory arrays M-ARY2 through M-ARY4 are similarly connected to the random access port input/output circuit RIO.

When the dual port memory is in the random access port write operation mode, the random input/output circuit RIO, which is set in the operation mode by the timing signal gray supplied by the

timing control circuit TC, receives write data from an external device through input/output terminals 101 through IO4 and transfers the said write data as complementary write signals to the complementary common data lines CD1 through CD4. Furthermore, when the dual port memory is in the random access port read operation mode, the random input/output circuit RIO, which is set in the operation mode by the timing signal or supplied by the timing control circuit TC, receives binary signals that are read from the memory cells over complementary common data lines CD1 through CD4, amplifies the said binary signals and then outputs the said binary signals from input/output terminals 101 through IO4. Although not restricted by this, the said random input/output circuit RIO is provided with a logical operation circuit that uses the read/modify/write function to perform various [logical] operations between the input data and data read from the memory cells and then rewrites the results. The said logical operation circuit is provided with various [logical] operation modes for performing processes such as a raster operation.

The operation mode of the logical operation circuit is specified by the function control circuit FC which comprises a register for holding the operation codes which are supplied through external terminals A0 through A3 and a decoder which decodes the said operation codes and selects and specifies the operation mode of the logical operation circuit. When the level of the column address strobe signal CAS is set to low before the row address strobe signal RAS is, and if the level of the write enable signal WE is low at the same time, the operation codes are supplied to the dual port memory via external terminals A0 through A3. Furthermore, the specific combinations of the operation codes are used as internal control signal sp which sets the output of the serial input/output circuit SIO described hereinbelow in the so called x1 bit configuration.

....

As described hereinbelow, when the dual port memory is in the serial read operation mode, the external terminals IO1 through IO4 for data input and output are provided with the number of cycles of the serial clock signal SC required for starting the serial output operation after the serial read operation mode is activated. With the dual port memory of this embodiment, this arrangement allows the timing when the serial output mode will begin after its activation to be set at will and enables a serial output operation that is synchronized in a stable manner with the serial clock signal SC whose period will be short when the dot rate is high. The data on the number of cycles that is supplied to external data input/output terminals IO1 through IO4 is sent to timing control circuit TC as internal signals io1 through io4.

The serial access port of the dual port memory of this embodiment comprises data registers.

DR1 through DR4 of (n + 1) bits corresponding to the complementary data lines in each memory arrays, data selectors DSL1 through DSL4, pointer PNT, column address decoder SCD for the serial access port and serial input/output circuit S1O, the latter three being commonly provided for the aforesaid four data registers and data selectors. Incidentally, depending on the layout of the memory arrays on a semiconductor substrate, a plurality of pointers PNT and a plurality of the column address decoders SCD for the serial access port may be provided.

Corresponding to the complementary data lines in the memory array M-ARY1, the data register DR1 includes (n + 1) pieces of flip-flops for data latching purpose. Switch MOSFETs for data transfer use are provided between the input/output nodes of the said flip-flops and their corresponding noninverting signal line and inverting signal line of the complementary data lines.

Timing signal odt for data transfer use output by the timing control circuit TC is supplied to the gates of the aforesaid MOSFETs.

(

Each bit of the data register DR1 is connected to its corresponding switch MOSFET of data selector DSL1. The data selector DSL1, which is similarly constructed as the afore-described column switch SW1, selectively connects each bit of the data register DR1 with the complementary common data line CDS1 used for serial input and output. The gates of each pair of switch MOSFETs of data selector DSL1 are commonly connected and are provided with the register selection signal from pointer PNT.

The pointer PNT comprises a latch circuit (pointer latch) which holds the serial operation start bit that is specified by the column address decoder SCD for the serial access port, shift register with (n + 1) bits, and a switch circuit consisting of an n-channel MOSFET that is provided between the aforesaid latch circuit and the aforesaid shift register. The output terminal ps for the last bit in the said shift register is connected to the input terminal for the first bit. Furthermore, the aforesaid timing signal odt is commonly supplied to the gates of the aforesaid switch MOSFETs. When the dual port memory is in the serial input/output mode, the shift register of pointer PNT engages in a looping shift operation in accordance with the shift clock timing signal oc that is supplied by the timing control circuit TC. The selection signal that is held by the pointer latch circuit is supplied to the shifter register as its initial value when the level of the timing signal odt becomes high.

The column address decoder SCD for the serial access port decodes the complementary internal address signals ayo through ayi which are supplied by the column address buffer CADB and sets only the bit of pointer PNT corresponding to the first bit of the serial input/output specified by the Y address signals AYO through AYi to a logical "1." To elaborate, when the serial input/output mode is being used, the word line is selected by the X address signals AXO through AXi, and Y address signals AYO through AYi specify the address of the first column where the serial input and output is to

be performed. The logical "1" signal that is written to the specified bit of pointer PNT by the column address decoder SCD for the serial access port is shifted in a loop inside pointer PNT in accordance with timing signal ϕ c. The said shifting of the logical "1" signal results in a register selection signal with a high level to be sequentially supplied to the data selector DSL1. This then results in each bit of data register DR1 to be successively connected to the complementary common data line CDS1 used for serial input and output. With the dual port memory of the present embodiment, this arrangement allows the serial input and output of the memory data to be started from any desired column address which in turn allows processes like scrolling on an image memory to be performed at a high speed.

In the foregoing manner, when the dual port memory is in the serial read operation mode, the (n+1) bits of read data that are output over (n+1) sets of complementary data lines in memory array M-ARY1 are stored in data register DR1 when the level of timing odt becomes high. At the same time, with respect to pointer PNT, when the level of timing odt becomes high, the selection signal that is held by the pointer latch is transferred to the shift register as the initial value. In accordance with the register selection signal that is successively sent from pointer PNT, read data is sent to the serial input/output circuit SIO via the complementary common data line CDS1 for serial input and output. On the other hand, when the dual port memory is in the serial write operation mode, the write data which is serially sent from serial input/output terminal SIO1 via serial input/output circuit SIO is sequentially provided to the corresponding bit of the data register DR1 in accordance with the register selection signal that is successively sent from pointer PNT. When the level of timing odt changes to high, the write data which was stored in data register DR1 is written, all at once, to the (n + 1) pieces of memory cells which are connected to the selected word line in memory array M-ARY1.

The serial input/output circuit S1O includes a data input buffer, a data output buffer and four

main amplifiers which are provided corresponding to serial input/output terminals \$101 through \$104 and complementary common data lines CDS1 through CDS4 used for serial input and output. When the dual port memory is in the read data transfer mode, the data output buffer of the serial input/output circuit \$10 is set in the operation mode when the level of the timing signal \$\phis\$sr from the timing control circuit TC becomes high, and the data that is output over the corresponding complementary common data lines CDS1 through CDS4 for serial input and output and then amplified by the corresponding main amplifiers is output to an external device using the serial input/output terminals \$101 through \$\text{SIO4}\$. When the dual port memory is in the serial write operation mode, the data input buffer of the serial input/output circuit \$10 is set in the operation mode when the level of the timing signal \$\phis\$sw from the timing control circuit TC becomes high, and the write data that is supplied from an external device over the corresponding serial input/output terminals \$101 through \$104 is transferred as complementary write data signals to the corresponding complementary common data times \$CD\$1 through \$CD\$4 for serial input and output. The serial input/output circuit \$10 performs the serial input and output operation on the memory data in accordance with timing signal \$\phi\$ which is generated by the timing control circuit \$CD\$ based on a serial clock signal \$CC\$ that is supplied from an external source.

As described above, with the dual port memory of this embodiment, the serial output signal of the serial input/output circuit SIO is ordinarily output four bits at a time using the four serial input/output terminals SIO1 through SIO4. However, to realize a serial memory with a larger memory capacity, it is possible to use the dual port memory as a memory with the so-called x1 bit configuration where data that is read and output from four memory arrays, M-ARY1 through M-ARY4, is serially output through one serial input/output terminal. In this case, as mentioned earlier, one of the combinations of the operation codes which control the operation mode of the logical operation

circuit in the random input/output circuit RIO is used as internal control signal sp which specifies a x1 bit configuration for the serial output. When the level of the said internal control signal sp from the function control circuit FC becomes high, a multiplexer that is provided in the serial input/output circuit SIO sequentially selects the read data that is serially output over the four sets of serial input/output complementary common data lines CDS1 through CDS4 and outputs to an external devicer using one serial input/output terminal SIO1. Since this serial output is performed in accordance with timing signal act from the timing control circuit TC, the data rate becomes the same as what the data rate would be for each input/output terminal had the four serial input/output terminals SIO1 through SIO4 been used to perform a serial output four bits at a time.

1:::

(

The timing control circuit TC receives from an external source, as control signals, row address strobe signal RAS, column address strobe signal CAS, write enable signal WE, data transfer control signal DT/OE, and serial output control signal SOE and forms the various aforesaid timing signals and supplies them to the different circuits. The timing control circuit also uses the serial clock signal SC supplied from an external source to generate the timing signal φ c which is used for synchronizing the serial input/output operation and supplies the said signal to the serial input/output circuit SIO.

The operation mode of the dual port memory is specified by suitably combining the various control signals. For example, if the level of the row address strobe signal RAS is low already and if, when the level of the column address strobe signal CAS becomes low, the level of the write enable signal WE is high, the ordinary read operation mode using the random access port is selected. If the

level of the row address strobe signal RAS is low already and if, when the level of the column address strobe signal CAS becomes low, the level of the write enable signal WE is low, the ordinary write operation mode using the random access port or the [logical] operation write operation mode is selected. Furthermore, if, when the level of the row address strobe signal RAS falls, the level of the write enable signal WE is high and the level of the data transfer control signal DT/OE is low, the read data in the memory array is transferred to data registers DRI through DR4, and the so-called data transfer mode is selected for serially reading the data.

transfer mode, when the level of the row address strobe signal RAS falls to low, in synchrony with this change in level, the number of cycles of the serial clock signal SC required from activation until the start of the next data transfer operation on the serial read data is set in external terminals IO1 through IO4 used for data input and output. Because of this, the timing control circuit TC is provided with counter circuit CTR which receives the data on the number of cycles via the data input/output terminals IO1 through IO4 and performs a count-down operation in accordance with the serial clock signal SC. The read data that is output to the respective data lines is transferred to data registers DR1 through DR4 in accordance with the timing signal odt which is generated when the value of counter circuit CTR in the timing control circuit TC becomes "0." The said data is then output by the serial input/output circuit SIO to the outside via serial input/output terminals SIO1 through SIO4 in accordance with the timing signal oc.

Next, if, when the level of the row address strobe signal RAS falls, the levels of the data transfer control signal DT/OE and the write enable signal WE are both low and the level of the serial input/output control signal SOE is high, the timing control circuit TC sets the dual port memory in the serial write operation mode, and the serial write data that is supplied via serial input/output terminals SIO1 through SIO4 is fed to data registers DR1 through DR4. On the other hand, if, when the level of the row address strobe signal RAS falls, the levels of the data transfer control signal DT/OE and the write enable signal WE are both low and the level of the serial input/output control signal SOE is also low, the write data transfer mode is selected, and the transfer timing signal odt is generated. This sets the transfer switch MOSFETs of data registers DR1 through DR4 in an ON state. This results in the afore-described serial write operation mode, and the write data stored in data registers DR1 through DR4 are fed all at once to (n + 1) bits of memory cells that are connected to the selected word line in the memory array. The serial write operation using the serial access port of a dual port memory is realized by executing the write data transfer mode in combination after executing the afore-described serial write operation mode.

ξ <u>...</u>

On the other hand, if the level of the column address strobe signal CAS changes from high to low before the level of the row address strobe signal RAS falls to low, the so-called CAS before RAS refresh mode is selected. Also, if the level of the write enable signal WE is already

low when the level of the row address strobe signal RAS falls, the [logical] operation mode setting cycle is selected, and the [logical] operation code which is supplied via external terminals A0 through A3 is stored in the register in the function control circuit FC.

With all of the operation modes other than the afore-described [logical] operation mode setting cycle, the X address signals AX0 through AXi which specify the word line are supplied to the external terminals A0 through Ai in synchrony with the falling level of the row address strobe signal RAS.

Also, if a particular operation mode requires a column address, the Y address signals AY0 through AYi which specify the complementary data line are supplied to external terminals A0 through Ai in synchrony with the falling level of the of the column address strobe signal CAS.

(; ;

}

Fig. 1 shows a circuit diagram of a part of one embodiment of the timing control circuit TC for a dual port memory shown in Fig. 2.

As previously stated, with the dual port memory of this embodiment, the data input/output external terminals IO1 through IO4 are used to specify, using a binary representation, the number of cycles of the serial clock signal SC that is required from the activation of the dual port memory by the level of the row address strobe signal RAS becoming low until the start of the data transfer operation on the read data. The said number of cycles is supplied as internal data io1 through io4 to the corresponding bits in the counter circuit CTR in the timing control circuit TC.

Another timing generating circuit is provided within timing control circuit TC, and from the said other timing generating circuit, the counter circuit CTR receives the timing signal φ cs which is

generated in synchrony with the falling level of the row address strobe signal RAS. The counter circuit CTR also receives the [counter] advancing timing signal \$\phi cp\$ which is created within the timing control circuit TC shown in the said figure.

The inverted output signals C1 through C8 from each bit in the courser circuit CTR are supplied to the four input terminals of the AND gate circuit AG1. The level of the output signal ctr0 of the AND gate circuit AG1 is set to high when the inverted output signals C1 through C8 of the counter circuit CTR are all logical "0," that is, when the value of the counter circuit CTR becomes "0."

The output signal ctr0 of the AND gate circuit AG1 is fed to one input terminal of the NAND gate circuit NAG1 and, after the said output signal has been inverted by inverter circuit N3, also to one input terminal of the AND gate circuit AG2. The other input terminal of the NAND gate circuit NAG1 receives the output signal srm from a flip-flop which is not illustrated after the said output signal srm has passed through a suitable delay means (for example, an even number of inverter circuits). The said output signal srm from the flip-flop which is not illustrated is set if, when the level of the row address strobe signal RAS falls from high to low, the levels of the column address strobe signal

CAS and the write enable signal WE are high and the level of the data transfer control signal DT/

OE is low. In other words, the output signal srm of the said flip-flop is used as a mode signal which specifies the read data transfer cycle of the dual port memory. Given this setup, the level of the output signal of the NAND gate circuit NAG1 becomes low when the levels of the output signal ctr0 of the AND gate circuit AG1 and the mode signal srm are high. The output signal of the NAND gate circuit

NAGI is delayed by a suitable delay means D, inverted by inverter circuit N4 and then fed to one of the input terminals of the NOR gate circuit NOGI while the output signal of the NAND gate circuit NAGI is also fed directly to the other input terminal of the NOR gate circuit NOGI. The output signal of the NOR gate circuit NOGI is fed to pointer PNT as timing signal odt. In other words, when the level of the mode signal srm is high which means that the dual port memory is in the read data transfer mode, the level of the timing signal odt is temporarily set to high for a prescribed amount of time when the level of the output signal ctr0 of the AND gate circuit AGI is high.

)

Serial clock signal SC that has passed through inverter circuits N1 and N2 is fed to the other input terminal of the AND gate circuit AG2. This means that the level of the output signal of the AND gate circuit AG2 becomes high when the level of the output signal cir0 of the AND gate circuit AG1 is low, the level of the output signal of the inverter circuit N3 is high, that is, when the value of the counter circuit CTR is not "0," and the level of the serial clock signal SC is high. In other words, the output signal of the AND gate circuit AG2 serves as a timing signal ϕ cp which advances and counts down the counter circuit CTR until the value of the counter circuit CTR becomes "0." Also, the serial clock signal SC that has passed through inverter circuits N1 and N2 becomes timing signal ϕ c.

Fig. 3 shows a timing chart of one embodiment which is used to explain the operation of the read data transfer mode for a dual port memory that includes the timing control circuit TC shown in Fig. 4 [sic]. An overview of the read transfer mode of the dual port memory of this embodiment is explained with reference to Fig. 3.

In Fig. 3, the dual port memory is activated when the level of the row address strobe signal

RAS changes from high to low. Prior to the level of the row address strobe signal RAS falling

from high to low, the levels of the column address strobe signal CAS and write enable signal WE are set to high, and the level of the data transfer control signal DT/OE is set to low. The X address signals AX0 through AX1 which specify the word line are fed to the external terminals A0 through Ai, and the number of serial clock signal SC cycles ctrz which must elapse between the level of the row address strobe signal RAS falling and the start of the serial output operation on the read data is fed to external terminals IO1 through IO4 used for data input and output.

The number of cycles ctrz is determined by the counter value of a counter circuit which is included in a memory control circuit that is external to the dual port memory and which is used for controlling the horizontal pixel location on a CTR [sic]. To explain, letting NI represent the counter value corresponding to the last bit in one word line worth of read data and N2 represent the counter value when the level of the row address strobe signal RAS is to fall, the number of cycles ctrz is determined as follows:

ctrz = N1 - N2

The number cycles ctrz is set to a suitable value that satisfies the above equation while providing more time than is necessary to set a read data in the random access port of a dual port memory.

The level of the column address strobe signal CAS changes from high to low with a slight delay after the level of the row address strobe signal RAS falls. Prior to the level of the column address strobe signal CAS falling from high to low, the address of the data line that should be output

first during a serial output operation is supplied to external terminals A0 through Ai as Y address signals AY0 through AYi. The levels of the row address strobe signal RAS, column address strobe signal CAS, write enable signal WE and data transfer control signal DT/OE are returned to high after the counter value of the counter circuit GTR has become "0" and the serial output operation has been started.

With the dual port memory, when the level of the row address strobe signal RAS falls, the X address signals AX0 through AXi are stored in the row address buffer RADB, and a word line selection operation is performed. When the level of the row address strobe signal RAS falls, the level of the mode signal srm is set to high, the timing signal acts is generated, and the number of cycles ctrz which is supplied to external terminals IO1 through IO4 used for data input and output are stored in the counter circuit CTR. This makes the output of the counter circuit CTR to a value other than "0," and the level of the output signal ctr0 of the AND gate circuit AG1 shown in Fig. 1 becomes low. When the level of the output signal of the said AND gate circuit AG1 becomes low, that is, when the level of the output signal of the inverter circuit N3 becomes high, the output signal of the AND gate circuit AG2, that is, the timing signal act for advancing the counter circuit CTR is generated. Whenever the level of the said timing signal act for advancing the counter circuit CTR counts down from the value of the number of cycles ctrz that was initially stored toward the value of "0."

While the counter circuit CTR is counting down the serial clock signal SC, the word line selection operation is completed in the dual port memory, and the data that is read from the (n + 1) memory cells that are connected to the selected word line is set in their corresponding complementary

data lines. Also, when the level of the column address strobe signal CAS falls, the Y address signals AYO through AYi are received, and the column address decoder SDC for the serial access port begins selecting a data line. At the same time that the said column address decoder SCD for the serial access port completes the decoding process, the timing signal pys is created, and a logical "1" is set in the bits of pointer PNT corresponding to the Y address signals AYO through AYi.

As the counter circuit CTR counts down and when the counter value becomes "0," the level of the output signal ctr0 from the AND gate circuit AGI becomes high which causes the level of the output signal of the inverter circuit N3 to become low and stops the timing signal ϕ cp which is used for advancing the counter circuit CTR. Also, timing signal ϕ dt is created and the read data that had been set in each of the data lines is transferred to data registers DR1 through DR4. Furthermore, timing signal ϕ sr is generated in synchrony with the serial output control signal SOE which controls the data output buffer DOB of the serial input/output circuit SIO.

(<u>:</u>;)

)

With the timing signal ear at a high level, the serial input/output terminals SIO1 through SIO4 changes from a high-impedance state Hz to a level commensurate with the read data in the first address specified by Y address signals AYO through AYi. This commences the output operation of the read data.

With the levels of the mode signal srm and the output signal ctr0 of the AND gate circuit AG1 being high, the timing control circuit TC generates timing signal ϕ c which is used for shifting and is synchronized with the serial clock signal SC. The said timing signal ϕ c is supplied to the serial input/output circuit S10 and the pointer PNT. This causes the logical "1" signal that had been set by the selection operation of the column address decoder SCD for the serial access port in the bits of

pointer PNT corresponding to the Y address signals AYO through AYi to shift in a loop. This causes the read data that had been stored in data registers DR1 through DR4 to be output to serial input/output terminals SIO1 through SIO4 via the serial input/output circuit SIO and the complementary common data lines CDS1 through CDS4 for serial input/output use. The shifting of the pointer PNT with the timing signal ϕ c happens in synchrony with the level of the said timing signal rising from low to high. The pointer PNT ignores the first pulse from the timing signal ϕ c so as to secure an output time width for the first data.

As the serial output operation for the read data progresses as dictated by the timing signal ϕ c and when the last read data is output, the level of the serial output control signal \overline{SOE} is returned to high which causes the level of the mode signal srm to become low which, in turn, causes the level of the serial output timing signal ϕ sr to be set to low in synchrony with the level of the serial clock signal SC rising to high. This stops the serial output operation of the dual port memory, and the serial input/output terminals SIO1 through SIO4 are set in a high-impedance state.

64

As the foregoing description shows, when the dual port memory of the present embodiment is in the read data transfer mode, the number of cycles ctrz of the serial clock signal SC required between the level of the row address strobe signal RAS becoming low and the start of the serial output operation of the read data is specified in synchrony with the level of the row address strobe signal RAS becoming low. The said number of cycles ctrz is set in the counter circuit CTR in the timing control circuit TC as an initial value for starting the count down operation. When the counting down by the counter circuit CTR ends and the counter value becomes "0," the serial output operation of the read data is begun. This allows the serial output operation of the dual port memory to be performed in

accurate synchrony with the serial clock signal SC and the scanning timing of the CTR [sic] and thereby provides stable displayed images even when an external high-resolution CTR [sic] with an extremely high dot rate for the displayed data is used.

As the foregoing description of the present embodiment shows, a semiconductor memory device such as a dual port memory that uses the present invention for image processing provides the following effects, namely:

- (1) When a dual port memory is in the read data transfer mode, by specifying in synchrony with the activation control signal the number of cycles of the serial clock signal between the activation and the start of the serial output operation on the read data and by counting down using the counter circuit provided in the timing control circuit TC, the serial output operation on the read data can be started with a timing that is synchronized in a stable manner with the serial clock signal.
- (2) Because of (1) above, a real time transfer of the read data can be performed in accurate synchrony with the serial clock signal SC and the scanning timing of the CTR [sic] and thereby provides stable displayed images even when an external high-resolution CTR [sic] with an extremely high dot rate for the displayed data is used.

The invention made by the inventor has been described hereinbefore in concrete terms using one embodiment of the invention, but the present invention is not restricted by the said embodiment.

Needless to say, various modifications are possible without deviating from the gist of the invention.

For example, the timing control circuit TC of Fig. 1 coordinates the timing by performing a count down operation with the counter circuit CRT. However, it is also acceptable to store the number of cycles ctrz of the serial clock signal SC supplied from the outside in a register and to count up the counter circuit CTR and to start the serial output operation when the output of the counter circuit CTR matches

the number of cycles ctrz set in the register. It is also acceptable to decode the number of cycles ctrz, set a logical "1" in the corresponding bit of a separately provided shift register, shift the said shift register using the serial clock signal SC, and start the serial output operation when the said logical "1" has reached a prescribed position. With the present embodiment, the number of cycles ctrz is provided in synchrony with the falling level of the row address strobe signal RAS, but it is also acceptable to do this in synchrony with the falling level of the column address strobe signal CAS. Furthermore, it is acceptable for the dual port memory shown in Fig. 2 to comprise only one memory array or for the input/output circuit RIO for the random access port to be not provided with a logical operation circuit. In this manner, various modifications are possible in the block configuration, the combination of the control signals, etc. that are used.

Even though the description hereinbefore of the present invention was provided as applied to a dual port memory, the present invention is not restricted to use with dual port memories. For example, the present invention can be used with various multi-port memories with a serial input/output function. At the least, the present invention can be used with semiconductor memory devices whose serial output operation is controlled by control signals and a clock signal that are provided from an external source.

Effects of the invention

`)·

The effects that are obtained from the representative example of the invention disclosed in this application are as follows. To explain, when a dual port memory is in the read data transfer mode, by specifying the number of cycles of the serial clock signal between activation and the start of the data transfer operation on the read data and by counting down using the counter circuit provided in the

timing control circuit TC, the serial output operation on the read data can be started using a timing that is synchronized in a stable manner with the serial clock signal, and since a real time transfer of the read data can be performed in synchrony with the serial clock signal SC and the scanning timing of the CTR [sic], stable displayed images are obtained even when the dot rate of the displayed data is increased.

4 Brief description of the figures

Fig. 1 is a circuit diagram showing a part of one embodiment of a timing control circuit of a dual port memory that uses the present invention.

Fig. 2 is a block diagram showing one embodiment of a dual port memory that includes the timing control circuit shown in Fig. 1.

Fig. 3 is a timing chart of one embodiment of the read data transfer mode in a dual port memory shown in Fig. 2.

Fig. 4 is a timing chart for the read data transfer mode in a dual port memory which was developed by the inventor of the present application in concert with other individuals before the present invention.

TC:

Timing control circuit

CTR:

Counter circuit

AG1 through AG2: AND gate circuits

NAG1:

NAND gate circuit

N1 through N4:

Inverter circuits

M-ARY1:

Метогу аггау

SA1:

Sense amplifier

CSW1:

Column switch

RCD:

Column address decoder for the random access port

SCD:

Column address decoder for the serial access port

RADB:

Row address buffer

AMX:

Address muliplexer

CADB:

Column address buffer .

REFC:

Refresh address counter

DRI:

Data register

DSLI:

Dată selector

PNT:

Pointer

RIO:

Input/output circuit for the random access port

FC:

Function control circuit

SIO:

Input/output circuit for the serial access port

Agent: Patent agent Masao Ogawa [Seal: Illegible]

Fig. 1

 ζ_7

Fig. 2

Fig. 3

Fig. 4